Sn74ls194n 74ls194n 74ls194 Dip-16 Circuito Integrado

Descripción

General Description
This bidirectional shift register is designed to incorporatevirtually all of the features a system designer may want in ashift register; they feature parallel inputs, parallel outputs,right-shift and left-shift serial inputs, operating-mode-con-trol inputs, and a direct overriding clear line. The registerhas four distinct modes of operation, namely:Parallel (broadside) loadShift right (in the direction QA toward QD)Shift left (in the direction QD toward QA)Inhibit clock (do nothing)Synchronous parallel loading is accomplished by applyingthe four bits of data and taking both mode control inputs,S0 and S1, HIGH. The data is loaded into the associatedflip-flops and appear at the outputs after the positive transi-tion of the clock input. During loading, serial data flow isinhibited.Shift right is accomplished synchronously with the risingedge of the clock pulse when S0 is HIGH and S1 is LOW.Serial data for this mode is entered at the shift-right datainput. When S0 is LOW and S1 is HIGH, data shifts leftsynchronously and new data is entered at the shift-leftserial input.Clocking of the flip-flop is inhibited when both mode controlinputs are LOW.

Features
.Parallel inputs and outputs
.Four operating modes:
Synchronous parallel load
Right shift
Left shift
Do nothing
.Positive edge-triggered clockingn
.Direct overriding clear.
-----------------------------------------------------------------------------------------------------

Descripción general
Este registro de desplazamiento bidireccional está diseñado para incorporar prácticamente todas las funciones que un diseñador de sistemas puede desear en un registro de desplazamiento; cuentan con entradas paralelas, salidas paralelas, entradas en serie de desplazamiento a la derecha y desplazamiento a la izquierda, entradas de control de modo de operación y una línea clara anulada directa. El registro tiene cuatro modos distintos de operación, a saber: Carga paralela (lado ancho) Desplazamiento a la derecha (en la dirección QA hacia QD) Desplazamiento a la izquierda (en la dirección QD hacia QA) Inhibición del reloj (no hacer nada) La carga paralela síncrona se logra aplicando los cuatro bits de datos y tomando ambas entradas de control de modo, S0 y S1, ALTA. Los datos se cargan en los flip-flops asociados y aparecen en las salidas después de la transición positiva de la entrada del reloj. Durante la carga, se inhibe el flujo de datos en serie. El desplazamiento a la derecha se logra sincrónicamente con el flanco ascendente del pulso del reloj cuando S0 es ALTO y S1 es BAJO. Los datos en serie para este modo se ingresan en la entrada de datos de desplazamiento a la derecha. Cuando S0 es BAJO y S1 es ALTO, los datos se desplazan a la izquierda sincrónicamente y se ingresan nuevos datos en la entrada serial de desplazamiento a la izquierda. El reloj del flip-flop se inhibe cuando ambas entradas de control de modo están en BAJO.

Características
.Entradas y salidas paralelas
.Cuatro modos de funcionamiento:
Carga paralela síncrona
Giro a la derecha
Giro a la izquierda
Hacer nada
.Cronometraje disparado por flanco positivo
.Borrado anulado directo.